@ 특징 D-Processor는 단순한 구조를 가진 16비트 RISC로 16비트 어드래스 버스와 16비트 데이터 버스를 갖고있다. 프로그램 메모리와 데이터 메모리가 분리된 구조 즉, 하버드 아키택쳐를 사용하고 있고 주소는 워드단위(16비트)로 주어진다.
따라서 128Kb의 주소공간을 가진다 (프로그램 메모리 128Kb, 데이터 메모리 128Kb). 모든 명령어는 16비트로 고정된 길이를 가지고, 메모리 접근은 로드 LD, 스토어 ST, 하위 바이트 스토어 STB의 세가지만을 제공한다.
대부분의 연산은 내부 레지스터에 의해서 이루어 지며, D-Processor는 8개의 범용 레지스터를 제공하고 있다. 주소모드는 5가지가 제공되며 단순하지만 서브루틴의 호출과 리턴을 구현하는 명령어가 제공되고 있다. 또한 인터럽트의 처리도 가능하다. 전체 인스터럭션 사이클이 한 클럭에 실행되는 싱클 사이클 익스큐션을 구현하고 있다.
more..
@ 레지스터
D
-Processor는 R0~R7까지의 범용 레지스터 8개를 제공하고 있다. 이중 R0 레지스터는 읽기전용으로 사용되며 항상
상수값 0을 출력한다. 특수 목적 레지스터로는 프로그램 카운터를 저장하기 위한 PC(Program Counter; 16비트),
인터럽트 서비스 루틴의 주소를 저장하기 위한 ISR(Interrut Service Routine; 16비트), 예외 처리를 위해
PC를 백업하는 EPC(Effective Program Counter; 16비트), 인터럽트 인에이블 플랙을 저장하기 위한
IF(Interrupt Flag; 1비트)가 있다.
@ 주소 모드
Register Mode : 명령어에 지정된 레지스터의 값이 피연산자가 된다. Immediate Mode : 명령어에 지정된 상수값이 피연산자가 된다. PC-Relative Mode : 현제 PC + 1 + 명령어에 지정된 상수값이 유효 주소가 된다. Register-indirect Mode : 명령어에 지정된 레지스터의 값이 우효 주소가 된다. Pseude Absolute Mode : 명렁어에 지정된 상수값이 유효 주소가 된다.
4 스태이지 파이프라이닝을 구현할 계획에 있으며컨트롤 해저드는 정적 분기 예측 기법과 분기 최적화 기법을 사용해 하드웨어적으로 회피할 것이며, 데이터 해저드 역시 데이터 포워딩 기법을 사용해 하드웨어적으로 제거할 예정이다.<- 현재까지는 미구현사항.
I7-format는 2개의 피연산자중 하나가 7비트 즉치값인 경우를 위한 포멧이다. 명령어에 따라 부호 확장을 하기도 한다.
I8-Format opcode(3) | DR(3) | F2(2) | imm8(8)
I8-format는 8비트 상수 값을 즉치값으로 지정할 필요가 있을 경우에 사용하는 포멧이다. 이 8비트값을 16비트로 확장하여 사용한다.
J-Format opcode(3) | Addr(13)
무조건 분기 명령어인 JAL에 사용되는 포멧이다. JAL은 Pseude Absolute 주소모드로 EA를 계산해서 분기하는데,
명령어에서 주어진 13비트에 현제 PC값의 MSB 3비트를 덧붙여 EA를 얻는다. 이렇게 함으로 128KB의 주소공간을 8개의
세그먼트로 분할했을대각 세그먼트 내에서는 절대 주소로 분기할 수 있다.
산술 연산 명령어
ADD DR, SA, SB Reg[DR] = Reg[SA] + Reg[SB] SUB DR, SA, SB Reg[DR] = Reg[SA] - Reg[SB] ADI DR, SA, imm7 Reg[DR] = Reg[SA] + SignExtend(imm7) ADIU DR, SA, imm7 Reg[DR] = Reg[SA] + ZeroExtend(imm7) LSL DR, SA, SHT Reg[DR] = Reg[SA] << SHT LSR DR, SA, SHT Reg[DR] = 0 || (Reg[SA] >> SHT) ASR DR, SA, SHT Reg[DR] = MSB || (Reg[SA] >> SHT) LDI DR, imm8 Reg[DR] = ZeroExtend(imm8)할 LUI DR, imm8 Reg[DR] = imm8 << 8 ORI DR, imm8 Reg[DR] = Reg[DR] | ZeroExtend(imm8)
LUI와 ORI 명령어를 사용해서 16비트 즉치값을 메모리 접근없이 레지스터에 저장할 수 있다.
논리 연산 명령어 XOR DR, SA, SB Reg[DR] = Reg[SA] xor Reg[SB] AND DR, SA, SB Reg[DR] = Reg[SA] and Reg[SB] OR DR, SA, SB Reg[DR] = Reg[SA] or Reg[SB] SLT DR, SA, SB if Reg[SA] < Reg[SB] Reg[DR] = 1 else Reg[DR] = 0 SLE DR, SA, SB if Reg[SA] <= Reg[SB] Reg[DR] = 1 else Reg[DR] = 0 NOT DR, SA Reg[DR] = not Reg[SA] ORI DR, imm8 Reg[DR] = Reg[DR] | ZeroExtend(imm8) ANI DR, imm8 Reg[DR] = Reg[DR] and ZeroExtend(imm8)
R1 > R2인 경우 L2로 분기하는 프로그램은 다음과 같이 2개의 명령어로 작성할 수 있다. if(R1 > R2) goto L2; SLT R3, R2, R1 BNZ R2, L2
분기 명령어 JR DR, SA PC = Reg[SA], Reg[DR] = PC + 1 BZ DR, imm8 PC = PC + 1 + SignExtend(imm8) BNZ DR, imm8 if DR == 0 PC = PC + 1 + SignExtend(imm8) BPOS DR, imm8 if DR > 0 PC = PC + 1 + SignExtend(imm8) BNEG DR, imm8 if DR < 0 PC = PC + 1 + SignExtend(imm8) JAL ADDR PC = PC[15..13] || ADDR, Reg[7] = PC + 1
JAL
명령어를 사용해서 분기를 하게되면 PC + 1을 Reg[7]로 백업하기 된다. 이를 이용해 JAL과 JR 명령어로 프로시져 콜을
구현할 수있다. 프로시져 콜은 JAL명령어를 사용하고 원래의 프로그램 흐름으로 돌아올때 JR 명령어를 사용한다.
func() JAL addr_of_func
func() { . some operation . return JR R7 }
메모리 접근 명령어 LD DR, SA Reg[DR] = Mem[SA] ST SA, SB Mem[Reg[SA]] = Reg[SB] STB SA, SB Mem[Reg[SA]][7..0] = Reg[SB][7..0]
기타 명령어 SISR SA ISR = Reg[SA] EIF Enable Interrupt CIF Disable Interrupt RTI PC = EPC, Enable Interrupt
인터럽트가 활성화 되어 있을때 인터럽트가 걸리면 PC를 EPC로 백업하고 ISR 레지스터에 지정된 주소로 분기한다. 인터럽트
서비스가 끝나고 RTI 명령을 만나면 EPC에 백업된 주소로 복귀하면서 다시 프로그램이 수행된다. 인터럽트 루틴으로 분기하면서
인터럽트는 비활성화되고 복귀하면서 활성화 된다. D프로세서는 중첩된 인터럽트를 지원하지 않는다.
---------------------------------------------------------------------------------------------------- 현재는 모든 인스트럭션이 구현되어 있는 상태고 Altera Cyclone II 2C35 FPGA에서 50Mhz로 작동되는걸 확인해 보았다.
댓글을 달아 주세요
어셈을 모르겠으니 코드를 읽고 싶어도 조금 힘들네요.